在全球半導體的殘酷棋盤上，長期以來一直呈現台積電（TSMC）一枝獨秀的「絕對領域」。當市場所有的目光都聚焦在頂尖 AI 晶片與 2 奈米製程的競速時，一場發生在晶圓代工底層的結構性巨變正悄然成型。這場變革的核心，是昔日的「老牌二哥」聯電（UMC）如何透過與美國巨頭 Intel 的戰略結盟，試圖在強敵環伺的先進製程邊緣，開闢出一條重返榮耀的新路徑。當異業結盟取代了單打獨鬥，這場「驚人之舉」究竟是為了在巨頭陰影下求存，還是真能為全球供應鏈提供實質的「第二選項」？
12 奈米亞利桑那計畫如期推進
聯電與 Intel 在亞利桑那州 Ocotillo 校區的合作案，正按照既定時程穩步發展。這項合作主要聚焦於具備 FinFET（鰭式場效電晶體）能力的 12 奈米製程技術。
12 奈米 FinFET 技術的核心優勢在於其 3D 電晶體結構。這種設計能讓晶片在維持相同功耗的情況下運行得更快，或者在降低功耗的同時保持既有的效能，對於行動裝置、無線通訊及網絡基礎設施等應用至關重要。
從戰略邏輯來看，這是一場精密的「資源交換」。聯電採行的是一種 「資產輕量化」（Asset-Light） 的擴張策略，無需承擔興建全新先進製程晶圓廠的龐大資本支出風險，即可將技術版圖延伸至 FinFET 領域；而對 Intel Foundry 而言，這則能有效提升其 Ocotillo 校區（包含 Fab 12、22 及 32）的 「產能利用率」（Fab Loading），利用聯電成熟的代工經驗與客戶群，填補其自身 CPU 設計不再需要的成熟/特殊製程產能。
根據聯電目前的進度表，該計畫預計於 2026 年底前完成技術認證，並在 2027 年正式啟動量產。聯電總經理王石在股東會上明確指出：「12 奈米計畫正按計畫進行，目前正在 Intel 的亞利桑那州校區進行認證，預計今年底前完成認證，並於明年（2027 年）開始量產。」
Intel 與聯電正密謀 3 奈米合作？
根據 2026 年 6 月的產業報導，市場正盛傳 Intel 與聯電可能將合作領域延伸至 3 奈米先進製程。若此傳聞屬實，聯電將打破長期專注於「成熟製程」的框架，藉由 Intel 的基礎設施實現「跳級」競爭。3 奈米領域的合作若要從傳聞轉向現實，雙方將面臨以下嚴峻的挑戰：
- 良率與製程複雜度： 進階節點對微縮技術與材料科學的要求呈幾何級數增長。
- EDA 工具與生態系： 必須與大廠如 Cadence、Synopsys 深度整合，提供完善的設計套件。
- IP 授權庫： 缺乏豐富的 3 奈米知識產權庫將難以吸引高效能運算客戶。
- 製造規模與交期： 需證明在大規模量產下仍能維持穩定的產出週期。
- 先進封裝整合： 3 奈米晶片通常需要與 2.5D/3D 封裝技術配套，這對聯電的供應鏈整合能力是考驗。
聯電若能跳過 7 奈米與 5 奈米直接進軍 3 奈米，這將是半導體史上最罕見的「非線性成長」路徑。但投資人需冷靜觀察，其「技術債」（Technical Debt）的回補與先進製程經驗的斷層，將是合作案能否轉化為獲利的最大變數。
台積電 71% 的「絕對領域」
儘管聯電與 Intel 積極結盟，但台積電在市場上的統治力仍處於巔峰。根據 TrendForce 2025 年第三季的數據，全球晶圓代工市場正呈現重心進一步向單一巨頭集中的趨勢。
| 廠商 | 2025 Q3 全球市占率 |
| 台積電 (TSMC) | 71.0% |
| 三星 (Samsung) | 6.8% |
| 中芯國際 (SMIC) | 5.1% |
數據顯示，台積電市占率突破七成創下新高，更貢獻了全產業超過 90% 的營收增長量。三星的市占率則持續低迷，跌至 6.8%；而中國代工廠即便有政策大力支持，其合計市占率也從 2022 年的 9.6% 下滑至 8.6%。這反映出龍頭廠商在先進製程上的絕對領先，已對後隨者形成巨大的結構性壓制。
然而，正是在這種極端失衡的市場結構下，聯電的「韌性戰略」才顯得格外重要。當台積電以「規模」取勝時，聯電則試圖在「特定利基與價格領導力」上構築防線，轉化為其特有的競爭優勢。
特殊製程營收創新高背後的漲價信號
聯電在 2025 年展現了極強的經營韌性。雖然淨利較前一年有所下滑，但全年合併營收仍達新台幣 2,376 億元，微幅年增 2.3%。值得注意的是，真正撐起獲利半邊天的是 22/28 奈米以及特殊製程節點，其單項營收在 2025 年均創下歷史新高，這證明了聯電在成熟製程利基市場的霸主地位。
然而，成長亦伴隨著成本壓力。聯電財務長劉啟東已預告，受限於新加坡廠（P3 擴產計畫）極高昂的折舊與運營成本，公司計畫於 2026 年下半年針對特定產品調漲價格。目前新加坡廠月產能約 1.2 萬至 1.3 萬片，未來將逐步擴增至 1.8 萬片以發揮規模經濟效益。
聯電總經理王石分析指出：「儘管面臨地緣政治不確定性與匯率波動，聯電在 2025 年仍能維持長期競爭力，特別是在成熟製程與特殊技術領域鞏固了市場地位。」
AI、2.5D 封裝與矽光子藍海
面對先進製程的紅海，聯電選擇在「特殊製程與封裝技術」另闢藍海。為了應對 AI 時代的需求，聯電投入 177 億新台幣進行研發，其中最具技術門檻的布局包括：
- 2.5D 封裝與 DTC 技術： 聯電已開始向大客戶提供具備 「深溝槽電容器」（Deep Trench Capacitor, DTC） 能力的方案。這項技術的關鍵在於將被動元件直接整合於矽中介層（Silicon Substrate）中，這能極大地穩定 AI 晶片在高負載下的電力供應，成為高效能運算中的技術護城河。
- 矽光子平台： 聯電的 12 吋矽光子平台已進入試產階段，鎖定下一代資料中心的高速傳輸需求。
- 主動中介層（Active Interposer）： 相關技術正處於客戶認證階段，旨在提供比傳統封裝更高集成度的方案。
聯電已體認到未來半導體的競爭力不再僅僅取決於「奈米微縮」，更多取決於特殊製程與先進封裝的垂直整合。
下一個十年的晶圓秩序
展望未來，半導體產業已進入「生態系結盟」的新紀元。Intel 提供美國本土產能與製程基礎，聯電則注入代工營運經驗與敏捷的客戶服務，這場「亞利桑那豪賭」本質上是為了尋求在台積電霸權之外的生存路徑。
在台積電幾乎壟斷先进製程的當下，Intel 與聯電的聯手能否真正成為全球 chiplets 與 AI 客戶的「第二選項」？隨著 2027 年量產時程的逼近，全球晶圓代工市場的秩序或許將迎來久違的重組。
免責聲明
本報告內容使用 AI 技術根據各家公司法說會、影音資料、文章內容進行摘要整理。本文件的目標是協助讀者快速理解各公司法說會之重點，包括營運狀況、財務表現及未來展望，內容僅供參考，不構成任何投資建議。
